| Primeira Prova de Arquitetura de Computadores III | Ano: 2026 |
|---|---|
| Aluno(a): | Valor: 25 \| Nota: |
| Prova sem consulta e sem eletrônicos. Mais de uma marcação zera a questão. Respostas à lápis não terão direito a recurso! | |

1. (5pts) Supondo uma cache com 64kB com mapeamento associativo de 4 vias, linha com bloco de 2 palavras, sendo cada palavra de 32 bits, e endereços de 32 bits. Quantos kbits tem a cache no total?

Determine:

a) número de linhas da cache ***8k ou 8192***

b) número de conjuntos ***2k ou 2048***

c) número de bits de offset de byte ***2***

d) número de bits de offset de bloco ***1***

e) número de bits de índice ***11***

f) número de bits de tag ***18***

g) tamanho total da cache em kbits ***664***

Apresente abaixo o desenvolvimento e os cálculos realizados para chegar nesses valores. Ilustrações são bem-vindas, mas os cálculos e o resultado final devem ser informados.

***Se o bloco tem 2 palavras, o offset de bloco tem $\log_2(2)$ bits = 1 bit.***

***Se a palavra tem 32 bits, então são 4 Bytes. Logo o offset de Byte tem $\log_2(4)$ bits = 2 bits.***

***Cada bloco tem 8B. Como são 64kB de dados, temos 64kB / 8B = 8k ou 8192 blocos, ou linhas.***

***São 4 vias de associatividade, então cada conjunto tem 4 linhas/blocos. Logo, temos 8k/4 = 2k ou 2048 conjuntos. Sendo 2k conjuntos, temos para bits de índice $\log_2(2k)$ = 11 bits.***

***O endereçamento, composto nesse caso de tag, índice e offsets, utiliza 32 bits. Logo, temos que a tag possui 32b – 11b – 2b – 1b = 18 bits.***

***Cada linha tem 1b de válidade, 18b de tag, e bloco com 2 palavras de 32b = 64b.***
***Assim, cada linha tem 1b + 18b + 64b = 83 bits.***
***Se temos 8k linhas, logo o tamanho total da cache é de 8k × 83b = 664 k bits***

2. (5pts) Considere uma cache associativa por conjunto de 2 vias, com 4 conjuntos e blocos de 16 bytes, inicialmente vazia. Considere a seguinte sequência de endereços de blocos nesta cache, e utilizando a política LRU (Least Recently Used, ou Menos Recentemente Utilizado), para cada acesso, indique o que se pede em cada coluna.

| Nº do **bloco** acessado | Conjunto acessado | Hit ou miss? | Qual bloco foi removido (se foi) |
|---|---|---|---|
| 0 | ***0 % 4 = 0*** | ***Miss*** | - |
| 4 | ***4 % 4 = 0*** | ***Miss*** | - |
| 1 | ***1 % 4 = 1*** | ***Miss*** | - |
| 8 | ***8 % 4 = 0*** | ***Miss*** | ***0*** |
| 0 | ***0 % 4 = 0*** | ***Miss*** | ***4*** |
| 4 | ***4 % 4 = 0*** | ***Miss*** | ***8*** |
| 12 | ***12 % 4 = 0*** | ***Miss*** | ***0*** |
| 1 | ***1 % 4 = 1*** | ***Hit*** | - |

| *0* | | *1* | | *2* | | *3* | |
|---|---|---|---|---|---|---|---|
| - | - | - | - | - | - | - | - |
| *0* | - | - | - | - | - | - | - |
| *0* | *4* | - | - | - | - | - | - |
| *0* | *4* | *1* | - | - | - | - | - |
| *8* | *4* | *1* | - | - | - | - | - |
| *8* | *0* | *1* | - | - | - | - | - |
| *4* | *0* | *1* | - | - | - | - | - |
| *4* | *12* | *1* | - | - | - | - | - |
| *4* | *12* | *1* | - | - | - | - | - |

3. (5pts) Considere uma hierarquia de memória composta por cache L1, cache L2 e memória principal (DRAM), com os seguintes parâmetros:

| Componente | Tempo de acesso | Taxa de miss |
|---|---|---|
| Cache L1 | 1 ns | 5% |
| Cache L2 | 8 ns | 10% |
| Mem. Principal | 100 ns | Não há |

Considere também que o tempo médio de acesso deve ser obtido a partir do tempo do caso ideal, acrescido das penalidades provocadas pelos misses em cada nível da hierarquia. O tempo de acesso a um nível inferior deve ser contabilizado apenas na proporção dos acessos que, devido a um miss, precisam alcançar esse nível. Considere ainda que as taxas de miss fornecidas na tabela já representam a proporção dos acessos originais que provoca o acesso ao nível imediatamente inferior, não sendo necessário recalculá-las a partir da taxa de miss do nível anterior.

***Temos que a penalidade pelas falhas na L1 é dada pelo tempo de acesso na L2:***

$$AMAT_{L1} = HitTime_{L1} + (MissRate_{L1} \times AMAT_{L2})$$

***E a penalidade pelas falhas na L2 é dada pelo tempo de acesso na memória principal (que não falha):***

$$AMAT_{L2} = HitTime_{L2} + (MissRate_{L2} \times MissPenalty_{L2})$$

***Logo:***

$$AMAT_{total} = HitTime_{L1} + \{MissRate_{L1} \times [HitTime_{L2} + (MissRate_{L2} \times MissPenalty_{L2})]\}$$

a) Calcule o tempo médio de acesso à memória (AMAT), apresentando o desenvolvimento dos cálculos.

$$AMAT = 1ns + \{0,05 \times [8ns + (0,10 \times 100ns)]\}$$
$$AMAT = 1ns + \{0,05 \times [8ns + (10ns)]\}$$
$$AMAT = 1ns + \{0,05 \times [18ns]\}$$
$$AMAT = 1ns + \{0,9ns\}$$
$$AMAT = 1,9ns$$

b) Considerando 100.000 acessos à memória, determine quantos acessos, em média, provocam uma penalidade associada à L2 e quantos provocam uma penalidade associada à memória principal.

***Dos 100.000 acessos, 5% são misses na L1, logo, 5.000 acessos com penalidade de acesso na L2.***
***Dos 5.000 acessos na L2, 10% são misses na L2, logo, 500 acessos com penalidade de acesso na memória principal.***

c) Suponha que uma alteração na cache L1 reduza sua taxa de miss de 5% para 2%, mantendo todos os demais parâmetros inalterados. Calcule o novo AMAT e determine a redução percentual obtida.

$$AMAT = 1ns + \{0,02 \times [8ns + (0,10 \times 100ns)]\}$$
$$AMAT = 1ns + \{0,02 \times [8ns + (10ns)]\}$$
$$AMAT = 1ns + \{0,02 \times [18ns]\}$$
$$AMAT = 1ns + \{0,36ns\}$$
$$AMAT = 1,36ns$$

$$Redução\ percentual = \frac{1,9ns - 1,36ns}{1,9ns} \times 100 = \frac{0,54}{1,9} \times 100 = \frac{54}{1,9} = 28,42\%$$

4. (5pts) Considere um sistema de memória virtual com páginas de 1.024 bytes. A tabela de páginas geral de um processo qualquer possui o seguinte estado:

| Página virtual | Página física | Presente na memória principal |
|---|---|---|
| 0 | 5 | Sim |
| 1 | 2 | Sim |
| 2 | - | Não |
| 3 | 7 | Sim |

| *Endereços virtuais nesta página* |
|---|
| *0 a 1023* |
| *1024 a 2047* |
| *2048 a 3071* |
| *3072 a 4095* |

Há ainda uma TLB que contém inicialmente as traduções da página virtual 0 para página física 5, e da página virtual 3 para a página física 7. Considere, nessa ordem, os seguintes endereços virtuais solicitados pelo processador, que já resultaram em cache miss, expressos em decimal.

| Endereço virtual acessado | Número da página virtual | Offset dentro da página | Hit ou miss na TLB? | Há consulta a tabela de páginas na memória? | Ocorre page fault? | Endereço físico na memória (quando presente) |
|---|---|---|---|---|---|---|
| 500 | *500/1k=0* | *500%1k=500* | *Hit* | *Não* | *Não* | *5* |
| 1500 | *1500/1k=1* | *1500%1k=476* | *Miss* | *Sim* | *Não* | *2* |
| 2500 | *2500/1k=2* | *2500%1k=452* | *Miss* | *Sim* | *Sim* | *-* |
| 3500 | *3500/1k=3* | *3500%1k=428* | *Hit* | *Não* | *Não* | *7* |
| 0 | *0/1k=0* | *0%1k=0* | *Hit* | *Não* | *Não* | *5* |
| 4 | *4/1k=0* | *4%1k=4* | *Hit* | *Não* | *Não* | *5* |
| 12 | *12/1k=0* | *12%1k=12* | *Hit* | *Não* | *Não* | *5* |
| 1 | *1/1k=0* | *1%1k=1* | *Hit* | *Não* | *Não* | *5* |

***O número da página virtual é dado pelo quociente***

$$Nº\ pág.virtual = (int)\ \frac{Endereço\ virtual}{Tamanho\ da\ página}$$

***O offset dentro da página é dado por***

$$Nº\ pág.virtual = Endereço\ virtual\ \%\ Tamanho\ da\ página$$

***A TLB tem inicialmente os endereços 0 -> 5 e 3 -> 7;***
***Depois ela é carregada com o endereço 1 -> 2 (no acesso do end. 2500), e 2 -> "algum local na memória".***

***O Page Fault só ocorre quando não encontramos o endereço na TLB ou MMTT (em caso de miss na TLB).***

***Se há Page Hit, o endereço de página é traduzido, e o offset passado diretamente para o endereço real/físico.***

5. (5pts) Considere uma sequência de acessos a palavras apresentada abaixo. Para cada uma das caches especificadas a seguir, classifique cada acesso como Hit (H) ou Miss (M) e calcule o miss rate.

Note:

1. Ambas começam vazias.
2. Ambas possuem 16 palavras de capacidade.
3. Ambas usam mapeamento direto.
4. A palavra possui 32 bits.
5. As caches diferem em tamanho do bloco (1 palavra e 4 palavras)

a) Cache A: blocos de 1 palavra

| Palavra | 0 | 1 | 2 | 3 | 8 | 9 | 10 | 11 | 0 | 1 | 2 | 3 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Hit (H) ou Miss (M) | ***M*** | ***M*** | ***M*** | ***M*** | ***M*** | ***M*** | ***M*** | ***M*** | ***H*** | ***H*** | ***H*** | ***H*** |

Miss rate em % com uma casa decimal (apresente o cálculo abaixo): ***66,7%***

$$\boldsymbol{Miss\ rate = \frac{8}{12} = 0,6666 \ldots = 66,7\%}$$

b) Cache B: blocos de 4 palavras

| Palavra | 0 | 1 | 2 | 3 | 8 | 9 | 10 | 11 | 0 | 1 | 2 | 3 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Hit (H) ou Miss (M) | ***M*** | ***H*** | ***H*** | ***H*** | ***M*** | ***H*** | ***H*** | ***H*** | ***H*** | ***H*** | ***H*** | ***H*** |

Miss rate em % com uma casa decimal (apresente o cálculo abaixo): ***16,7%***

$$\boldsymbol{Miss\ rate = \frac{2}{12} = 0,1666 \ldots = 16,7\%}$$

c) identifique quais misses foram evitados (se houve algum caso) pelo aumento do bloco, e explique o princípio que explica essa eventual diferença.

***Os misses evitados foram nos endereços 1, 2, 3, 9, 10 e 11 (6 no total).***
***Isso se deve pelo aumento do tamanho do bloco (de 1 para 4 palavras), o que explorou o PRINCÍPIO DA LOCALIDADE ESPACIAL. Esse princípio diz que se uma palavra/dado é acessado, seus vizinhos tendem a ser acessados também, o que foi o caso nos acessos sequenciais do exercício (0, 1, 2, 3 e 8, 9, 10, 11). Mas o primeiro acesso ainda é um miss.***